สำหรับแฟนๆ AMD คงจะชอบไม่น้อยกับกลุ่มผู้ใช้ Ryzen ที่ออกมาให้ข่าวสารการอัพเดท, ซึ่งมันจะเป็นประโยชน์ไม่น้อยเลยสำหรับคนที่กำลังสร้างคอมขึ้นมาและดึงเอาประสิทธิภาพให้ได้มากที่สุดเท่าที่จะเป็นได้จาก Ryzen.
ล่าสุดทาง AMD ได้ออกมาเปิดเผยรายละเอียดตัว AGESA 1.0.0.6 หรือเรียกเป็นทางการว่า “AMD Generic Encapsulated System Architecture” เป็นตัวอัพเดทใหม่, เพื่อไปเพิ่มประสิทธิภาพในการทำ overclocking ให้กับ AMD Ryzen motherboardsและเพิ่มขีดความสามารถการรองรับ memory DIMMs ได้หลากหลายความเร็วเพิ่มมากขึ้นและไป enable/ให้ใช้ได้ IOMMU/ input/output memory management unit/หรือหน่ายการจัดการหน่วยความจำ input/output ซึ่งมีประโยชน์มากกับกลุ่มที่เกี่ยวข้องกับ การสร้างเครื่องจำลอง/virtual machines ที่เกี่ยวข้องโดยตรงทางด้านกราฟฟิก.
AGESA 1.0.0.6 อัพเดทใหม่นี้-ทางผู้ผลิตเมนบอร์ดสามารถนำไปประยุกต์ใช้ได้แล้วและสำหรับผู้ที่ใช้เมนบอร์ดของค่าย ASUS รุ่น Crosshair VI Hero พร้อมด้วยตัว beta BIOS ตัวล่าสุด. และจะเปิดให้ใชอย่างจริงจังประมาณกลางเดือนมิถุนายนที่จะถึงนี้, และตัว Q/C BIOS files ใหม่ที่ผ่านการทดสอบแล้วจะเปิดให้ใช้อย่างเป็นทางการอีกทีก็จะขึ้นอยู่กับผู้ผลิตเมนบอร์ดแต่ละเจ้าจะทำการทดสอบและเสร็จสิ้นนานแค่ไหน.
จุดที่น่าสนใจที่สุดสำหรับ AMD AGESA 1.0.0.6 อัพเดทใหม่นี้ก็คือมันสามารถปรับแต่งความเร็ว memory ให้แรงยิ่งขึ้น, สามารถผลักดันให้ได้มากกว่า 3200MHz และจะทำให้ตัวเมนบอร์ดสามารถรองรับขีดความสามารถ ความเร็วของ memory ได้มากถึง 4000MHz โดยที่ไม่ต้องทำ BCLK overclocking.
นอกเหนือไปกว่านั้นทาง AMD ได้เพิ่มค่าตัวเลขเพิ่ม่ขึ้นอีก 26 หน่วยด้วยกันสำหรับการปรับแต่ง memory, รายละเอียดทั้งหมดอยู่ด้านล่างนี้. ค่าตัวเลขใหม่เหล่านี้จะช่วยให้ผู้ใช้ได้ประสิทธิภาพเพิ่มมากขึ้นจากทำ overclocking หรือระบบจะทำงานเสถียรมากยิ่งขึ้นหากใช้ความเร็ว memory ที่สูงขึ้น.
ด้านล่างเป็นตารางจากทาง AMD ที่เปิดเผยข้อมูลเชิงลึกสำหรับค่าตัวเลขใหม่ที่ออกมาและมันจะช่วยอะไรกับคุณได้บ้างในด้านประสิทธิภาพและความเสถียร.
| Perameter/ค่าตัวเลข | Function | Values |
| Memory clocks | เพิ่มตัว dividers/ตัวหารสำหรับ memory clocks มากถึง DDR4-4000 โดยไม่ต้องปรับแต่งค่าเดิม/refclk adjustment. อย่าลืมว่า, ค่าที่มากกว่า DDR4-2667 เป็น overclocking. ผลที่ได้อาจจะแตกต่างกันออกไป. | 133.33MT/s intervals (2667, 2933, 3067, 3200, 3333, 3466, 3600, 3733, 3866, 4000) |
| Command rate (CR) | จำนวนเวลา, ต่อรอบ, และระหว่างขึ้นอยู่กับ DRAM chip ที่เลือกและคำสั่ง. 2T CR จะเป็นประโยชน์สำหรับทางด้านความเสถียรสำหรับความเร็ว memory clocks ที่สูงๆ, หรือสำหรับ 4-DIMM configurations. | 2T, 1T |
| ProcODT (CPU on-die termination) | ค่าต้านทาน/resistance value, หน่วยเป็น ohms/โอม, จะเป็นตัวบ่งบอกว่าสัญญานของ memory signal นั้นเสร็จสิ้น. ค่าที่สูงกว่าย่อมดีกับข้อมูลการถ่ายโอนที่มีปริมาณมากกว่าในด้านความเสถียร. ค่าระหว่าง 60-96 พิสูจน์ได้ว่ามีประโยชน์. | Integer values (ohms)/จำนวนเต็ม |
| tWCL/tWL/tCWL | CAS Write Latency/ค่าในการหน่วงเวลาในการ รับ/ส่ง ข้อมูล, หรือจำนวนขของเวลาที่จะต้องเขียนบน open memory bank. WCL/WinCon controller library file ปรกติแล้วจะคิดเท่ากับ CAS หรือ CAS-1. ซึ่งจะทำให้เปลืองเวลากว่าจะเสถียร, และหากค่ายิ่งต่ำถือว่าดีกว่า. | Integer values (cycles)/จำนวนเต็มต่อรอบ |
| tRC | Row cycle time, หรือจำนวนเวลาทั้งหมดที่ต้องการประมวลผลต่อรอบ. ค่าที่ต่ำกว่าพิสูจน์ว่าจะมีประสิทธิภาพที่ดีกว่า, แต่อย่าต่ำกว่า tRP+tRAS สำหรับความเสถียร. | Integer values (cycles)/จำนวนเต็มต่อรอบ |
| tFAW | Four activation window, หรือเวลาทั้งหมดต้องเสร็จสิ้นหรือผ่านพ้นก่อนที่ memory banks ใหม่จะเปิดขึ้นมาหลังจากที่ คำสั่งของ four ACTIVATE commands ได้ถูกสั่งงาน. ควรกำหนดค่าให้น้อยที่สุด 4x tRRD_S, แต่ค่า >8x tRRD_S พิสูจน์ได้ว่าจะใช้สำหรับหรือเหมาะกับความเสถียร. | Integer values (ns) |
| tWR | Write recovery time, หรือเวลาทั้งหมดต้องเสร็จสิ้นระหว่าง valid write operation และ precharging สำหรับตัวต่อไปหรือ bank. ค่าที่สูงกว่ามักมีประโยชน์หรือเพิ่มความเสถียร, และค่า < 8 จะทำให้ข้อมูลนั้นล่มได้ในการเก็บไว้ใน RAM. | Integer values (ns) |
| CLDO_VDDP | แรงดันไฟ/Voltage สำหรับ DDR4 PHY บน SoC. อาจจะรู้สึกขัดๆ, การไปลด VDDP จะไปช่วยเพิ่มความเสถียรได้ดีกว่าไปเพิ่ม CLDO_VDDP. สำหรับคนที่เก่งหรือ overclockers ควรจะรู้ว่าการไปเปลี่ยน CLDO_VDDP สามารถไปแก้ปัญหา memory holes. การเปลี่ยนแปลงเพียงน้อยนิดของ VDDPจะมีผลกระทบอย่างมาก, และค่าของ VDDP ไม่สมควรที่จะตั้งไปมากกว่า VDIMM-0.1V. ค่า reboot ใหม่สมควรทำหากมีการเปลี่ยนค่าแรงดันไฟ/voltage.
Memory hole หรือ Hole ในทางวิทยาการคอมพิวเตอร์หมายถึง พื้นที่ว่างส่วนหนึ่งที่ติดต่อกันในหน่วยความจำ ข้อมูลเกี่ยวกับส่วนตำแหน่งที่ว่างเหล่านั้นจะถูกจัดสรรโดยระบบปฏิบัติการ หรืออาจหมายถึงตำแหน่งที่ว่างที่ไม่ได้ถูกใช้เป็นหน่วยความจำอย่างแท้จริง Sidenote/: pre-1.0.0.6 BIOSes หรือค่าครั้งแรกนั้นอาจจะเป็นค่าของ “VDDP” ซึ่งถูกเปลี่ยนค่า/external voltage level ไปยัง CPU VDDP pins. ซึ่งไม่ใช่ค่าเดียวกันกับ CLDO_VDDP ที่อยู่ใน AGESA 1.0.0.6. |
Integer values (V) |
| tRDWR / tWRRD | Read-to-write และ write-to-read latency, หรือเวลาที่ควรเสร็จสิ้นก่อนระหว่างการออกคำสั่ง sequential read/write หรือ write/read commands. | Integer values (cycles) |
| tRDRD / tWRWR | Read-to-read และ write-to-write latency, หรือเวลาระหว่าง sequential read หรือ write ที่ต้องการrequests (เช่น DIMM-to-DIMM). ค่าที่น้อยกว่าจะส่งเสริมการประมวลผลของ DRAM ให้ได้ผลลัพท์ได้ดีขึ้น, แต่ความเร็ว memory clocks ที่สูงมักจะต้องการเวลาที่เพิ่มขึ้นหรือ relaxed timings. | Integer values (cycles) |
| Geardown Mode | สามารถทำให้อุปกรณ์ที่เป็น DRAM device ทำงานได้แม้มีความเร็วเพียงครึ่งเดียว/½ rate clock เพื่อรับคำสั่งหรือแหล่งของ buses. การเปิด/ON เป็นความเร็วปรกติ/default แต่มากกว่า DDR4-2667, แต่ว่าข้่อได้เปรียบระหว่าง ON vs. OFF จะต่างกันขึ้นอยู่กับตัว memory kit แต่ละตัว. การเปิดใช้งานหรือ Enabling โหมด Gear down จะไปเปลี่ยนค่า command rate ที่ใช้อยู่ ณ ปัจจุบัน. | On/Off |
| Rtt | ควบคุมหรือปรับเปลี่ยนประสิทธิภาพของค่าความต้านทานของ DRAM ไม่ว่าจะอยู่ในสถานะ ปรกติ, write, และ park. | Nom(inal), WR(ite), and Park integers (ohms) |
| tMAW | Maximum activation window/ค่าคำสั่งที่สูงที่สุด, หรือจำนวนครั้งที่สูงที่สุดของ DRAM row สามารถเปิดสั่งได้ก่อน adjacent memory rows แต่ต้องทำการ refreshed ก่อนเพื่อป้องกันข้อมูล. | Integer values (cycles) |
| tMAC | Maximum activate count/จำนวนคำสั่งที่สูงที่สุดหรือกลุ่มจำนวนครั้งของคำสั่งที่ถูกเปิดโดยระบบก่อนที่จะ refresh adjacent row/. จะต้องมีค่าเท่ากับหรือน้อยกว่า tMAW. | Integer values (cycles) |
| tRFC | Refresh cycle time, หรือเวลาที่ต้องการในการประมวลผลของ memory เพื่อ read และ re-write information/เขียนข้อมูลอีกครั้งใน DRAM cell เดียวกันเพื่อประโยชน์ทางด้านการเก็บข้อมูล. เวลาจำนวนนี้จะได้มาจากค่าตัวอื่นๆอย่างอัตโนมัติ. | Integer values (cycles) |
| tRFC2 | Refresh cycle time สำหรับในโหมด double frequency (2x) เวลาเป็นสองเท่า. เวลาจำนวนนี้จะได้มาจากค่าตัวอื่นๆอย่างอัตโนมัติ. | Integer values (cycles) |
| tRFC4 | Refresh cycle time สำหรับในโหมด quad frequency (4x) เวลาเป็นสี่เท่า. เวลาจำนวนนี้จะได้มาจากค่าตัวอื่นๆอย่างอัตโนมัติ. | Integer values (cycles) |
| tRRD_S | Activate to activate delay (short), หรือจำนวนรอบหรือ clock cycles ระหว่าง activate commands ในกลุ่มและแหล่งที่แต่ต่างกัน. | Integer values (cycles) |
| tRRD_L | Activate to activate delay (long), หรือจำนวนรอบหรือ clock cycles ระหว่าง activate commands จากกลุ่มและแหล่งเดียวกัน. | Integer values (cycles) |
| tWR | Write recovery time, หรือเวลาที่ต้องเสร็จสิ้นระหว่าง valid write operation และ precharging จากแหล่งอื่น.ค่าที่สูงกว่าจะเพิ่มความเสถียรได้ดีกว่า Higher values are often better for stability. | Integer values (ns) |
| tWTR_S | Write to read delay (short), หรือเวลาระหว่าง write transaction/ถ่ายโอน และ read command/อ่านคำสั่ง ต่างแหล่งหรือกลุ่มกัน. | Integer values (cycles) |
| tWTR_L | Write to read delay (long), หรือเวลาระหว่าง write transaction และ read command บนกลุ่มหรือแหล่งเดียวกัน. | Integer values (cycles) |
| tRTP | Read to precharge time, จำนวนของรอบหรือ clock cycles ระหว่าง READ command ไปยังแถว/row และ precharge command ไปยังกลุ่มหรือชนิดเดียวกัน. | Integer values (cycles) |
| DRAM Power Down | สามารถประหยัดพลังงานของตัวระบบ, แต่ DRAM latency/ดีเลย์จะสูงขึ้น, โดยการกำหนดให้ DRAM อยู่ในสถานะ-หยุดนิ่งหลังจากที่ไม่ได้เปิดใช้งานเป็นเวลานาน. | On/Off |
ที่มาเครดิต/Sources:
https://www.overclock3d.net/news/cpu_mainboard/amd_details_their_new_ryzen_agesa_1_0_0_6_update/1